為解決能耗限制、處理器核心無法同時(shí)運(yùn)作、以及性能提升有限的問題，業(yè)界提出了“定制計(jì)算”的方案，也就是為特定的工作場(chǎng)景和負(fù)載優(yōu)化硬件設(shè)計(jì)。FPGA（“現(xiàn)場(chǎng)可編程邏輯陣列”）應(yīng)運(yùn)而生，人們?cè)诳删幊痰男酒?FPGA 上把硬件設(shè)計(jì)重復(fù)燒寫進(jìn)它的可編程存儲(chǔ)器里，從而使 FPGA芯片可以執(zhí)行不同的硬件設(shè)計(jì)和功能。

受益于與眾不同的架構(gòu)，F(xiàn)PGA的可編程屬性使其相比其他處理器，在算力、成本、功耗之間更能取得平衡。FPGA的優(yōu)勢(shì)：

• 可編程靈活性高：FPGA屬于半定制電路，理論上，如果 FPGA提供的門電路規(guī)模足夠大，通過編程可以實(shí)現(xiàn)任意 ASIC 和 DSP 的邏輯功能。
• 開發(fā)周期短：FPGA無需布線、掩模和定制流片等，芯片開發(fā)流程大幅簡(jiǎn)化，因此普遍被認(rèn)為是構(gòu)建原型和開發(fā)設(shè)計(jì)的最快推進(jìn)路徑之一。傳統(tǒng)的ASIC和 SoC設(shè)計(jì)周期平均是14到24個(gè)月，用FPGA進(jìn)行開發(fā)時(shí)間可以平均降低 55%。
• 并行計(jì)算效率高：FPGA屬于并行計(jì)算，一次可執(zhí)行多個(gè)指令的算法。雖然普遍主頻較低，但對(duì)部分特殊的任務(wù)，大量相對(duì)低速并行的單元比起少量高效單元的效率更高。

▲ 圖1：CPU、GPU、FPGA、ASIC對(duì)比

當(dāng)然，F(xiàn)PGA 也有很多限制因素：

• 成本方面，實(shí)現(xiàn)同樣邏輯的性能， FPGA的成本是 ASIC 芯片成本的 10倍以上；
• 功耗方面，F(xiàn)PGA芯片的面積比ASIC更大，功耗也高于ASIC；
• 編程設(shè)計(jì)，需要采用專用工具進(jìn)行 HDL編譯，再燒錄至 FPGA中，技術(shù)門檻要求非常高。

隨著FPGA生態(tài)環(huán)境的建設(shè)和完善、 ASIC芯片的逐漸成熟，未來異構(gòu)計(jì)算領(lǐng)域會(huì)呈現(xiàn)GPU、 FPGA、ASIC芯片三分天下的局面。

▲ 圖2：FPGA 特性及應(yīng)用

FPGA的特點(diǎn)決定其應(yīng)用方向。采用FPGA設(shè)計(jì)ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片；FPGA可做其它全定制或半定制 ASIC電路的中試樣片；FPGA內(nèi)部有豐富的觸發(fā)器和 I／O引腳；FPGA是ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一；FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。

正因?yàn)檫@些特點(diǎn)，F(xiàn)PGA 主要應(yīng)用于：

• 通信設(shè)備的高速接口電路設(shè)計(jì)：用FPGA處理高速接口的協(xié)議，并完成高速的數(shù)據(jù)收發(fā)和交換；
• 數(shù)字信號(hào)處理/數(shù)學(xué)計(jì)算方向：例如金融、醫(yī)療數(shù)據(jù)分析
• SOPC：利用FPGA這個(gè)平臺(tái)搭建的一個(gè)嵌入式系統(tǒng)的底層硬件環(huán)境，設(shè)計(jì)者在上面進(jìn)行嵌入式軟件開發(fā)；
• 深度學(xué)習(xí)方向：在FPGA上實(shí)現(xiàn)異構(gòu)計(jì)算和并行計(jì)算，推動(dòng)其在深度學(xué)習(xí)中的應(yīng)用。